# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

#### INFORMATION REPRODUCING DEVICE

Patent Number:

JP5325413

Publication date:

1993-12-10

Inventor(s):

ISHII JUNICHI; others: 02

Applicant(s):

HITACHI LTD

Requested Patent:

☐ JP53<u>25413</u>

Application Number: JP19920126336 19920519

Priority Number(s):

IPC Classification:

G11B20/10

EC Classification:

Equivalents:

JP3083202B2

#### **Abstract**

PURPOSE:To enable reproducing the information data having high reliability even if the offset level of a regenerative signal is varied in a digital equalization processing.

CONSTITUTION: The regenerative signal SP digitized with an A/D converter 1 is processed in equalization by the equalizer of a three-tap transversal filter consisting of latch circuits 2, 3, multipliers 4, 5, and an adder 6. The signal processed in equalization is supplied to an offset detecting circuit 12, and the input offset value OFFd of the regenerative signal is detected from specific pattern data added to the signal. Each bit of the signal processed in equalization is discriminated by a comparator 7 for discriminating the data, and stored in a memory 10 with the output data of a comparator 8 for detecting equalization error. Variation of an offset level of the signal processed in equalization is calculatedly using data stored in this memory 10 and the input offset value OFFd with a computing element 11, therefore, a threshold value control circuit 9 sets a threshold value in a comparator 7 for discriminating the data to the optimum value.

Data supplied from the esp@cenet database - 12

(19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-325413

(43)公開日 平成5年(1993)12月10日

(51)Int.Cl.5

識別記号 庁内整理番号

FΙ

技術表示箇所

G 1 1 B 20/10

3 2 1 A 7923-5D

3 0 1 A 7923-5D

審査請求 未請求 請求項の数7(全 10 頁)

(21)出願番号

特願平4-126336

(22)出願日

平成 4年(1992) 5月19日

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 石井 純一

神奈川県横浜市戸塚区吉田町292番地 株

式会社日立製作所映像メディア研究所内

(72)発明者 星野 隆司

神奈川県横浜市戸塚区吉田町292番地 株

式会社日立製作所映像メディア研究所内

(72)発明者 池田 哲也

神奈川県横浜市戸塚区吉田町292番地 株

式会社日立製作所映像メディア研究所内

(74)代理人 弁理士 武 顕次郎


#### (54) 【発明の名称 】 情報再生装置

#### (57) 【要約】

【目的】 ディジタル等化処理で再生信号にオフセットレベルの変動が生じても、信頼性の高い情報データ再生を可能とする。

【構成】 A/D変換器1でディジタル化された再生信号PSは、ラッチ回路2、3、乗算器4、5及び加算器6からなる3タップトランスパーサルフィルタの等化器で等化処理される。この等化処理された信号はオフセット検出回路12に供給され、それに付加されている特定パターンデータから再生信号の入力オフセット値OFFdが検出される。等化処理された信号はデータ判別用比較器7で各ピットが判別され、等化誤差検出用比較器8の出力データとともにメモリ10に格納される。このメモリ10の格納データと入力オフセット値OFFdとから演算器11で等化処理された信号のオフセットレベルの変動量が算出され、これにより、閾値制御回路9がデータ判別用比較器7での閾値を最適にする。

図 /



【特許請求の範囲】

【請求項1】 情報データが記録された情報記録領域に 先立って特定パターンデータが記録された特定データ記 録領域が設けられた記録媒体の情報再生装置において、 該記録媒体の再生信号をnピット(但し、nは1以上の 整数)のディジタル信号に変換するアナログ・ディジタ ル変換手段と、

該アナログ・ディジタル変換手段の出力データを演算 し、その振幅を等化する等化手段と、

トを判別する判別手段と、

該再生信号での該特定パターンデータの振幅の演算処理 により、該再生信号のオフセット量を検出するオフセッ ト検出手段とを有することを特徴とする情報再生装置。

【請求項2】 請求項1において、

前記オフセット検出手段は、前記特定パターンデータで の前記サンプルデータの値の総和を得、前記特定パター ンデータでの該サンプルデータ数を除数とし、該総和を 該除数で除算して前記オフセット量とすることを特徴と する情報再生装置。

【請求項3】 請求項2において、

前記特定パターンデータの前記サンプルデータ数を2の m乗(但し、mは1以上の整数)とすることを特徴とす る情報再生装置。

【請求項4】 請求項1において、

前記オフセット検出手段の入力は前記等化手段の出力デ ータであって、

前記特定パターンデータの再生期間、前記等化手段の等 化特性を無等化の状態に設定することを特徴とする情報 再生装置。

【請求項5】 請求項1において、

前記等化手段で等化演算処理する際に発生するレベル変 動を検出し、前記判別手段での前記判別のための閾値を 制御する制御手段を有することを特徴とする情報再生装 置。

【請求項6】 請求項5において、

前記判別手段でのビット数を前記アナログ・ディジタル 変換手段の量子化ビット数よりも大きくしたことを特徴 とする情報再生装置。

【請求項7】 請求項1において、

前記アナログ・ディジタル変換手段の出力データを等化 演算処理する際に発生する前記再生信号のレベル変動を 補正するレベル変動補正手段を設けたことを特徴とする 情報再生装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、再生特性が記録媒体の 特性,記録再生条件等のパラツキにより変動した場合に も再生信号を常に好適に等化する自動等化器をディジタ ル回路で構成した場合において、再生信号のオフセット 50 ットを持つ再生信号に等化演算処理を行なうと、図10

レベル変動に対しても、信頼性の高い情報再生を行なう ことを可能とする情報再生装置に関する。

[0002]

【従来の技術】ディジタルデータの記録情報を再生する 場合、記録媒体からの記録再生特性が周波数特性を持つ ために、再生情報信号のディジタル符号間に干渉が生じ てディジタルデータの識別が困難になる場合がある。こ の符号間干渉を取り除いてディジタルデータの識別の信 頼性を高めるために、波形等化器が用いられる。近年の 該等化手段の出力データの振幅から"1"、"0"ビッ 10 LSIに代表されるディジタル技術の急速な進歩によ り、特性の優れたディジタル等化器を実現することが可 能になり、これが従来のアナログ等化器に置き換わりつ つある。さらに、再生特性に応じて最適な等化を行なう ことができる自動等化器の実現も容易となってきてい る。

> 【0003】かかる等化特性の変更が可能な自動等化器 は、従来の等化特性が固定の等化器に比べ、次のような 利点がある。

【0004】1. 初期調整が簡単になる。

【0005】2. 記録済み記録媒体の互換再生時での信 20 頼性が向上する。

【0006】3. 再生特性のパラツキに対するマージン を見込む必要がないために、高密度化が可能となる。

【0007】自動等化器は以上のような利点があり、ま た、ディジタル技術の進歩によって実現が容易になって きているが、ディジタル回路で構成した波形等化回路の 一例として、例えば特開平1-229516号公報に記 載のような自動等化器が提案されている。

[8000]

30

【発明が解決しようとする課題】しかしながら、等化器 をディジタル回路で構成した場合、等化処理が施された 再生信号の2値化、即ち再生信号の"1", "0"ビッ トを識別する際には、次のような問題があり、その点に ついてはこれまで考慮されていなかった。

[0009] 図10 (a) に示すように、アナログの再 生信号をnビットのA/D(アナログ/ディジタル)変 換器でディジタルデータに変換する場合、A/D変換器 の入力電圧範囲に対してアナログ再生信号の振幅のピー ク・トゥ・ピーク値が小さくなるように、再生信号の振 40 幅が設定される。このために、アナログ信号の基準とな るレベル (つまり、等化を行なう際の符号間干渉を評価 するための基準レベル)ESに対して、ディジタルデー タの演算処理を行なう際の基準レベルであるディジタル データが値0のレベル(以下、ゼロレベルという) Ez との間に差(オフセット)を持つことになる。ディジタ ル回路で構成した等化器では、このゼロレベルEzを基 準として、符号間干渉が少なくなるように、ディジタル データに変換された再生信号の等化が行われる。

【0010】ところで、演算基準レベルに対してオフセ

(b) に示すようにオフセットレベルが変動し、等化前 のオフセットと等化後のオフセットの間に差が生じる。 このオフセットレベルの変動量しdは、等化器を図11 に示すような 3 タップのディジタルトランスパーサルフ ィルタとした場合、次の数1で表わされる。

#### [0011]

 $Ld=2\cdot C_1\cdot OFFd$  …… (数1)

但し、C<sub>1</sub>:3タップディジタルトランスパーサルフィ ルタのタップ係数、

OFFd:アナログ再生信号をnビットのA/D変換器 10 でディジタルデータに変換した場合のアナログ基準レベ ルに対するディジタル値(即ち、上記基準レベルEsであ って、これを入力オフセット量という)。

【0012】オフセットレベルの変動量Ldは、上記数 1で表わされるように、タップ係数 C<sub>1</sub> と入力オフセッ ト量〇FFで求められるので、等化後のオフセットレベ ルの変動量しdを補正するためには、これらタップ係数 C<sub>1</sub>と入力オフセット量Ldを予め知っておく必要があ る。タップ係数C<sub>1</sub>は正確に知ることができるが、入力 オフセット量OFFは、再生信号をA/D変換器の入力 20 電圧範囲内に設定するために印加される直流電圧の変動 やA/D変換器の誤差などにより、固定値とはならな い。このため、等化処理による再生信号に発生するオフ セットレベルの変動量Ldを除去することができなかっ た。

【0013】また、等化後の再生信号のオフセットレベ ルの変動により、再生信号の"1", "0"の2値のデ ィジタルデータを識別する際の閾値も変動することにな る。特に、自動等化によってトランスパーサルフィルタ のタップ係数が逐次変更される場合には、閾値も最適な 30 値から逐次変動していくことになる。このようなことに なると、ディジタルデータがオーパーフローやアンダー フローが発生する場合もある。

【0014】以上のように、ディジタル等化器を用いた 場合には、オフセットレベルの変動が発生し、信頼性の 髙いデータ再生を行なうことが難しくなるという問題点 がある。

【0015】本発明の目的は、かかる問題を解消し、デ ィジタル等化器を用いた等化演算処理でディジタルデー タにオフセットレベルの変動が生じても、信頼性の高い 40 きる。 データ再生を行なうことができるようにした情報再生装 置を提供することにある。

#### [0016]

【課題を解決するための手段】上記目的を達成するため に、本発明は、情報データが記録された情報記録領域に 先立って特定パターンデータが記録された特定データ記 録領域が設けられた記録媒体の情報再生装置であって、 該記録媒体の再生信号が供給されるアナログ・ディジタ ル変換手段と、該アナログ・ディジタル変換手段の出力 データを等化する等化手段と、該等化手段の出力データ 50 データはオフセットレベルが一定であり、従って、上記

の振幅から"1"、"0"ピットを判別する判別手段 と、該再生信号での該特定パターンデータから該再生信 号のオフセット量を検出するオフセット検出手段とを有 する。

【0017】また、本発明は、上記オフセット検出手段 の入力は上記等化手段の出力データであって、上記特定 パターンデータの再生期間、上記等化手段の等化特性を 無等化の状態に設定する。

【0018】さらに、本発明は、上記等化手段で等化演 算処理する際に発生するレベル変動を検出し、これによ って上記判別手段での上記判別のための閾値を制御する 制御手段を設ける。

【0019】さらにまた、本発明は、上記判別手段での ビット数を上記アナログ・ディジタル変換手段の量子化 ビット数よりも大きくする。

【0020】さらにまた、本発明は、上記アナログ・デ ィジタル変換手段の出力データを等化演算処理する際に 発生する上記再生信号のレベル変動を補正するレベル変 動補正手段を設ける。

#### [0021]

【作用】本発明では、再生された特定パターンデータは 情報データではなく、情報データと同じ振幅、レベルで 記録媒体に記録されたものである。従って、この記録媒 体から情報データを再生するときには、このとき再生さ れる特定パターンデータは情報データと同じ振幅、レベ ルの変動を受ける。このため、特定パターンデータと情 報データの中心レベルは等しく、情報データのオフセッ トレベルは特定パターンデータの中心レベルとなる。そ こで、再生対象となる情報データに先立って特定パター ンデータが再生されるから、オフセット検出手段は情報 データに先立ってそのオフセットレベルを検出すること ができ、これと等化器のタップ係数とから上記のオフセ ットレベルの変動量が得られ、これにより、上記判別手 段の閾値を等化処理によるオフセットレベルの変動に応 じた最適なものとすることができる。

【0022】また、本発明では、上記特定パターンデー 夕の再生時、上記等化器を無等化特性とすることによ り、オフセット検出手段は上記等化器の出力データから 再生情報データのオフセットレベルを検出することがで

【0023】さらに、本発明では、上記判別手段でのビ ット数をA/D変換手段での量子化ピット数より大きく することにより、等化処理によってオフセットレベルが 変動しても、上記判別手段でオーバーフローやアンダー フローが生ずることがない。

【0024】さらにまた、本発明では、上記オフセット 検出手段で検出された入力オフセット値により、レベル 変動補正回路で等化処理された情報データのオフセット レベルの変動が除かれるので、上記判別手段の入力情報 判別手段の閾値の変動が発生せずに信頼性の高い情報デ ー夕再生を行なうことができる。

#### [0025]

【実施例】以下、光ディスク装置に適用した場合の本発 明の実施例を図面を用いて説明する。図1は本発明によ る情報再生装置の一実施例を示す回路ブロック図であっ て、1はA/D変換器、2,3はラッチ回路、4,5は 乗算器、6は加算器、7はデータ判別用比較器、8は等 化誤差検出用比較器、9は閾値制御回路、10はメモ リ、11は演算回路、12はオフセット検出回路、13 10 は入力端子、14は出力端子である。

【0026】同図において、ラッチ回路2、3、乗算器 4, 5及び加算器6は等化回路としての3タップディジ タルトランスパーサルフィルタを構成しており、図示し ない光ディスクの再生信号PSが、A/D変換器1でデ ィジタルデータに変換された後、この3タップディジタ ルトランスパーサルフィルタに供給される。この3タッ プディジタルトランスパーサルフィルタは、その乗算器 4, 5が外部から制御されることにより、即ち演算回路 11によって利得が制御されることにより、タップ係数 20 が制御可能となっている。

【0027】この3タップディジタルトランスバーサル フィルタで等化処理されたディジタルデータEPDは加 算器6から得られ、データ判別用比較器7、等化誤差検 出用比較器8及びオフセット検出回路12に供給され る。データ判別用比較器7はこの等化処理されたディジ タルデータEPDの"1", "0" ピットを判別するた めのものであり、この判別のための閾値は、閾値制御回 路9によって制御される。等化誤差検出用比較器8は等 化処理されたディジタルデータEPDを基準値と比較し 30 の際、図2に示すように、再生信号PSの振幅のピーク て等化誤差を検出するものであって、この基準値は演算 回路11からの誤差信号によって制御される。オフセッ ト検出回路12は光ディスクの特定パターンの情報が記 録されている特定データ記録領域からの再生信号に対す る加算器 6 の出力データから上記数 1 の入力オフセット 量OFFdを検出するためのものである。

【0028】データ判別用比較器7の出力データは、所 望の処理がなされたディジタルデータとして、出力端子 14から出力されるとともに、等化誤差検出用比較器8 の出力データとともにメモリ10に格納される。演算回 40 路11はメモリ10に格納されている上記データから自 動等化に必要な評価値を求め、3タップトランスパーサ ルフィルタでの乗算器4,5の利得調整を行なってタッ プ係数を制御するとともに、閾値制御回路9や等化等化 誤差検出用比較器8に所定の制御データを送って、デー 夕判別用回路7での閾値の制御や等化誤差検出用比較器 8での基準値の制御を行なわせる。

【0029】この実施例で用いる自動等化器のアルゴリ ズムとしては、アイパターンが完全に閉止するような周 波数特性の劣化が起こらないことを前提とした場合に

は、特別なトレーニングデータを用いずにタップ係数を 収束できる適応型ゼロ・フォーシング・アルゴリズム (以下、2F法という)を用いている。2F法は、符号 間干渉成分の最悪値を評価関数とする等化アルゴリズム である。等化器の出力端子でのインパルスレスポンスを h (t)とすると、等化後の符号間干渉量の絶対値の和 Dは次の数2で表わされる。

[0030]【数2】

|h (kT) |

【0031】ZF法は、この和Dの値が最小になるよう に、等化器である3タップトランスパーサルフィルタの タップ係数を制御するアルゴリズムである。図1の実施 例では、データ判別用比較器7と等化等化誤差検出用比 較器8のデータを夫々メモリ10に格納し、演算回路1 1で自動等化に必要な評価値を求め、3タップトランス パーサルフィルタでの乗算器4,5のタップ係数と等化 等化誤差検出用比較器8を制御することにより、自動等 化を行なっているのである。

【0032】次に、この実施例の動作を説明する。図示 しない光ディスクからの再生信号PSは"1"、"0" ビットからなるが、再生によってその振幅がアナログ的 に変化しており、入力端子13から入力されて、 n ピッ トのA/D変換器1によりディジタルデータに変換され る。ここで、n=8とすると、A/D変換器1の出力デ ィジタルデータは0から255までの整数値をとる。こ ・トウ・ピーク値 Vp-pは、A/D変換器1の入力レベ ル可能範囲Vit~Vibに対し、その上下にマージン を持つように設定される。このため、再生信号PSの符 号間干渉を評価するために用いる基準レベル (図2の場 合、再生信号PSの0(V)に対応したディジタルデー 夕値。即ち、図10(a)における基準レベルEs)と ディジタルデータの基準レベルであるディジタルデータ 値0(即ち、図10(a)における基準レベルEz)の 問の差(入力オフセットOFFd)が生じることとな る。このため、かかるオフセットを含んだディジタルデ ータを自動等化器である3タップトランスパーサルフィ ルタで等化演算処理を行なった場合には、入力オフセッ ト量により、等化処理されたディジタルデータEPDに オフセット量の変動(図10でのLd)が生じることに なる。

【0033】このオフセットの変動量は、上記数1のよ うに、3タップトランスパーサルフィルタでの入力オフ セット母OFFdと、演算回路11によって設定される 3 タップトランスバーサルフィルタのタップ係数 C, に 50 で求められる。しかし、入力オフセット鼠〇FFdは、

前述のように、回路設計値から変動するため、等化処理 されたディジタルデータEPDのオフセットレベルも変 動する。

【0034】そこで、このオフセットレベルの変動を補正するために、この実施例では、オフセット検出回路12によって入力オフセット量OFFdを求めるのであるが、以下、この入力オフセット量OFFdの検出について説明する。

【0035】光ディスクの各セクタには、図3に示すように、情報データが記録されているデータ記録領域に先 10 立ち、ある決められた特定のパターンのデータ(特定パターンデータ)が記録されている特定データ記録領域が設けられている。即ち、かかる記録フォーマットにより、データ記録時には、必ずデータ記録領域前の特定データ記録領域にかかる特定パターンデータが書き込まれる。図4はかかる特定パターンデータの一例を示すものであって、ここでは、同数の"1"ビットと"0"ビットとからなり、これらが交互に配列されたパターンとする。

【0036】そこで、かかる光ディスクから情報再生を行なう場合、各セクタで、まず、特定データ記録領域から特定パターンデータが再生され、しかる後、データ記録領域から情報データが再生される。この再生されてディジタル化された特定パターンデータが3タップディジタルトランスパーサルフィルタに供給されるとぎ、この3タップディジタルトランスパーサルフィルタは、後述するようにして、無等化の特性となり、等化処理されないこの特定パターンデータがオフセット検出回路12に供給されて、入力オフセット量OFFdが検出される。

【0037】図5はかかるオフセット検出回路12の- 30 具体例を示すブロック図であって、12aは特定データ 領域検出器、12bは加算器、12cはレジスタ、12 dは除算器である。

【0038】同図において、特定データ領域検出器 12 a は、再生信号 PS(図 1)から得られた再生クロック  $\phi$  pをカウントすることにより、再生中の光ディスクでの各セクタ毎に特定パターンデータの暫き込まれている特定データ領域の先頭再生タイミングと終端再生タイミングとを検出し、図 6 に示す 2 種類の制御信号、即ち、特定データ記録領域の再生期間でのみ "H"(高レベル)となる期間制御信号 S<sub>1</sub> とこの特定データ記録領域期間の開始タイミングを表わす "H"のタイミング制御信号 S<sub>1</sub> を生成出力する。ここで、期間制御信号 S<sub>1</sub> のエッジは再生クロック  $\phi$  pの  $\phi$  p  $\phi$ 

【0039】図5に戻って、レジスタ12cはタイミン 50

グ制御信号 S、よってこれまで保持していたデータがクリアされ、"H"の期間制御信号 S、の信号期間加算器 12 bの出力データを順次取り込み、期間制御信号 S、が供給されなくなると、この期間制御信号 S、の立下りエッジ時点に取り込んだ加算器 12 bの出力データをタイミング制御信号 S、でクリアされるまで保持し続ける。また、加算器 12 b は加算器 6 (図 1) の出力ディジタルデータ E P D とレジスタ 12 c の出力データとを加算し、レジスタ 12 c に送る。

【0040】特定データ領域検出器12aから期間制御信号S,が出力されると、図1においては、演算回路11が、この期間制御信号S,の信号期間、乗算器4,5の利得を0にし、3タップディジタルトランスパーサルフィルタのタップ係数を0にして無等化特性状態とし、特定データ領域から再生されたディジタルデータを等化処理しないでオフセット検出回路12に供給する。そこで、図5においては、入力ディジタルデータEPDが等化処理されていない特定データ領域からのディジタルデータであり、これと最初クリアされるレジスタ12cの出力データとが加算器12bで加算され、その加算値がレジスタ12cに送られる。

【0041】ここで、3タップディジタルトランスバーサルフィルタから供給される入力データEPDは、図4に示した特定パターンデータのディジタルデータでのサンプルデータからなり、このサンプルデータが加算器12bに供給される毎にレジスタ12cの出力データが2ク12cで保持され、この保持された加算値が次に供給されるサンプルデータと加算器12bで加算されて、次の加算に備えてレジスタ12cに保持される。即ち、加算器12bとレジスタ12cに保持される。で、特定パターンデータのサンプルデータ値が累積され、その累積値がレジスタ12cに保持されることになる。従って、特定データ領域の再生が終了したときには、図4に示す特定データでの全てのサンプルデータの値の総和を表わす値(総和値)がレジスタ12cに保持されることになる。

【0042】ところで、図4に示す特定パターンデータの平均レベルのディジタル値が、この特定データ記録領域を含むセクタでの情報データの上記入カオフセット量40 OFFdである。一方、特定データ記録領域の再生終了後にレジスタ12cに保持される上記総和値は、図4に示す特定パターンデータのサンプルタイミングでのレベルの総和を表わすものであるから、この総和値の平均値、即ち、この総和を特定データ記録領域でのサンプル数で除算したものが入カオフセット量OFFdということになる。この除算が除算器12dで行なわれる。

【0043】このようにして入力オフセット量OFFdが求められるが、A/D変換器1のサンプリング周波数を特定して特定パターンデータのサンプル数を2のm乗個とすれば、得られた総和値からその平均値を求める2

のm乗による除算は、レジスタ12cの出力データをm ビット最下位ビット方向にシフトすることにより容易に 行なうことができる。除算器12dはこのようにmビッ トシフトするものであって、例えばシフトレジスタから なり、期間制御信号S<sub>1</sub>の立下りエッジでシフトレジス タ12cの出力データをmピットシフトするようにして 取り込む。これにより、除算器12dから入力オフセッ ト量OFFdが得られる。

【0044】このようにして情報データが再生される前 に得られるレジスタ12cの出力データは入力オフセッ 10 ト値OFFdとして図1の閾値制御回路9で取り込ま れ、これに応じて閾値が制御される。しかし、この場 合、除算器12dは必須のものではなく、レジスタ12 c に得られる総和値の除数は一定であるから、レジスタ 12 cの出力データを入力オフセット値〇FFdとして 扱ってもよい。

【0045】さて、以上のように、等化処理によって再 生信号のオフセットレベルに変動があると、図7に示さ れるように、再生信号PSの"1", "0" ピットの判 別に必要な閾値SLaに対し、等化処理後ではSLbと 20 生が回避できる。 変動する。ここで、等化処理前の閾値SLaに対して等 化処理後の閾値SLbは次の数3で表わされる。

[0046]

SLb=SLa·(1+2·C<sub>1</sub>) .....(数3) 但し、C, は上記のように、3タップトランスパーサル フィルタのタップ係数である。この数3から、等化処理 後の閾値SLbは等化処理前の閾値SLaと3タップト ランスパーサルフィルタの係数 C, によって求まる。

【0047】等化処理前の閾値SLaは、再生信号PS の振幅の中心値であり、オフセット検出回路12で求め 30 られる入力オフセット値OFFdとすることができる。 この閾値制御回路9はこの入力オフセット値OFFdと 3タップトランスパーサルフィルタの係数 C, とから閾 値SLbを算出し、データ判別用比較器7を制御する。

【0048】適応型ZF法の等化処理が行なわれた再生 信号の識別データと評価誤差検出データがメモリ10か ら読み出され、これらから評価値が演算回路11で計算 され、この計算結果に応じて3タップトランスパーサル フィルタの乗算器4,5の利得が制御されてそのタップ 係数が再生信号の状態に応じて変化し、評価値が更新さ れて最小になるように乗算器4,5の利得、従って、タ ップ計数が設定される。このため、タップ係数の更新の たびに等化処理された再生信号のオフセットレベルに変 動が生じるが、これは、他の自動等化アルゴリズムを用 いた場合も同様であり、このため、等化器のタップ係数 が更新されるたびにデータ判別用比較器7での閾値を最 適な値に制御する必要がある。

【0049】そこで、図1において、演算回路11は3 タップトランスバーサルフィルタのタップ係数も演算

御回路9は、タップ係数が更新されるたびに、データ判 別用比較器7での閾値を上記の数3を用いて計算し、デ 一夕識別用比較器7の閾値が常に最適となるように制御 する。

【0050】等化器内部の演算処理は、8ピットの入力 整数データに対して演算精度を得るため、また、処理デ ータやタップ係数によって途中の演算結果が負の値をと る場合があるために、固定小数点方式符号付き16ピッ ト演算処理としているが、等化処理による最終データ は、入力データの8ビットの範囲を越えることはない。 しかし、オフセットの発生により等化処理後のデータが 8ピットの範囲を越えてしまう恐れがある。このため、 等化処理された再生ディジタルデータの"1"、"0" ピットを判別するデータ判別用比較器 7 としては、符号 付き16ピットの比較器を用いる。これにより、図10 に示すような等化処理によるオフセットレベル変動が生 じた場合、8ビットの範囲では等化演算処理されたディ ジタルデータがオーバーフローもしくはアンダーフロー して"1"、"0"ピットの判別の際のデータ誤りの発

【0051】なお、以上説明した実施例では、タップ係 数の演算、入力オフセット値の演算、閾値の演算を個別 の演算装置で行なうとしているが、これらを1つの演算 装置で実行させることも可能であり、特にマイクロコン ピュータを用いれば、その実現は容易である。これによ り、従来の自動等化器と同程度の回路規模でもって、オ フセットによる問題を解決し、データ再生の信頼性を向 上させることができる。

【0052】図8は本発明による情報再生装置の他の実 施例を示すプロック図であって、13はレベル変動補正 回路であり、図1に対応する部分には同一符号を付けて 重複する説明を省略する。

【0053】同図において、タップ係数の更新や入力オ フセットによるディジタル自動等化による等化演算処理 後のディジタルデータEPDのオフセットレベルの変動 をレベル変動補正回路13によって補正する。即ち、レ ベル変動補正回路13は、オフセット検出回路12から の入力オフセット値〇FFd, 演算回路11によるタッ プ係数Ciから、上記数1を用いて、オフセットレベル 40 の変動量を計算し、等化演算処理されたディジタルデー 夕EPDに対して、オフセットレベルの変動を補正す る。このレベル変動補正回路13の出力データがデータ 判別用比較器7及び等化誤差検出用比較器8に供給され

【0054】図9は図8におけるにレベル変動補正回路 13の一具体例を示すプロック図であって、13aはレ ジスタ、13bは演算器である。

【0055】同図において、レジスタ13aには、オフ セット検出回路12 (図8) からの入力オフセット値〇 し、その演算結果を閾値制御回路9に供給する。閾値制 50 FFdが格納されている。演算器13bは、レジスタ1

11.

3 a に格納された入力オフセット値OFF d と演算回路 1 1 から供給されるタップ係数  $C_1$  の値を用いて、数 1 により、オフセットレベルの変動量 L d を算出し、この変動量 L d に応じて供給される等化演算処理後のディジタルデータ E P D を補正し、オフセットレベルの変動を補正する。

【図4】図3で示した記で等化演算処理後のディジタルデータのオフセットレベルの変動を補正することにより、データ判別用比較器 7の閾値はタップ係数によって変動することはない。このため、自動等化によってタップ係数が更新された場合でも、再生信号PSのオフセットレベルが異なっても、この閾値の補正を行なう必要がなく、固定値とすることができる。また、オフセットレベルの変動が補正されているため、等化演算処理を行なった後でも、オーバーフローもしくはアンダーフローが発生せず、データ判別用比較器 7としてA/D変換器の量子化ビット数と同じビット数の比較器を用いても、信頼性の高い情報データの再生を行なうことができる。

【0057】また、オフセットレベルの変動の補正は、 等化処理前に行ってもよい。等化処理前の再生信号に対 して、オフセット検出回路12により求められた入力オ フセット値OFFdの補正を行なっても同様な効果を得 ることができる。

【0058】なお、以上の実施例では、自動等化器を3タップトランスパーサルフィルタとしているが、3タップ以上のタップ数にした場合や、トランスパーサルフィルタとは異なる等化器とした場合においても、閾値制御回路9もしくはレベル変動補正回路13の計算式を変更することにより対応できる。また、自動等化器のアルゴ30リズムとしては、2F法だけでなく、他のアルゴリズムを用いることも可能である。

#### [0059]

【発明の効果】以上説明したように、本発明によれば、ディジタル自動等化回路を用いた場合に発生する等化演算処理後のディジタルデータのオフセットレベルの変動による影響を除去することができ、信頼性の高い情報再生を行なうことができる。

【図面の簡単な説明】

図 2

[図2]

Vp-p Vii 255

Vp-p Vib Vib Vib 7 + ジタルデータ

【図1】本発明による情報再生装置の一実施例を示す回路プロック図である。

12

【図2】図1におけるA/D変換器の入力設定を示す図である。

【図3】光ディスクの記録データフォーマットの一例を示す図である。

【図4】図3で示した記録データフォーマットでの特定 パターンデータの一例を示す図である。

【図5】図1におけるオフセット検出回路の一具体例を 示すプロック図である

【図6】図5における各制御信号を示す波形図である。

【図7】等化処理による最適閾値の変化を示す図である。

【図8】本発明による情報再生装置の他の実施例を示す 回路プロック図である。

【図9】図8におけるレベル変動補正回路の一具体例を示すプロック図である。

【図10】ディジタルデータの等化処理によるオフセットレベルの変動を示す図である。

20 【図11】3タップディジタルトランスバーサルフィルタを示す構成図である。

【符号の説明】

1 A/Dコンバータ

2, 3 ラッチ

4,5 乗算器

6 加算器

7 データ判別用比較器

8 等化誤差検出用比較器

9 閾値制御回路

0 10 メモリ

11 演算回路

12 オフセット検出回路

12a 特定データ領域検出器

12b 加算器

12c レジスタ

12d 除算器

13 レベル変動補正回路

13a レジスタ

13b 演算器


[図4]

図 4



【図1】


図 /



【図3】

[図6]

図 3



H St L H Sz L 特定データ記録領域 データ記録領域

[図10]

[図7]

図 7






図 10

図 6




【図5】



【図8】

### 图 8



[図9]

【図11】

**23** 11

図 9

